Pat

J-GLOBAL ID：200903079932920353

昇降圧チョッパ回路

Inventor： 月館 日出夫 ,  小網 仁
Applicant, Patent owner： 株式会社ユタカ電機製作所
Agent (1)： 古澤 俊明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994214255
Publication number (International publication number)：1996066019
Application date： Aug. 16, 1994
Publication date： Mar. 08, 1996
Summary：

【要約】【目的】 降圧用と昇圧用のスイッチ素子14、15のオフする時間差をなくし、インダクタンス素子18に蓄積したエネルギーをすべて出力して変換効率の高い昇降圧チョッパ回路を得ることを目的とする。【構成】 パルス幅制御して入力電圧の変動に拘らず出力電圧を安定化するようにした昇降圧チョッパ回路において、ドライブ回路32は、PWM用IC21の出力トランジスタ22に直接、またはバッファ用トランジスタ30を介して降圧用と昇圧用のスイッチ素子14、15を接続したものである。そのため、出力トランジスタ22のオフにより、降圧用と昇圧用のスイッチ素子14、15が正確に同期してオフする。したがって、内部損失のない、変換効率の高い昇降圧チョッパ回路が構成できる。

Claim (excerpt)：

降圧用スイッチ素子14と昇圧用スイッチ素子15のオン時にインダクタンス素子18にエネルギーを蓄積する時間と、オフ時に蓄積されたエネルギーを出力側に放出する時間とをPWM用IC21によりパルス幅制御して入力電圧の変動に拘らず出力電圧を安定化するようにした非絶縁の昇降圧チョッパ回路において、前記降圧用スイッチ素子14と昇圧用スイッチ素子15のドライブ回路32は、前記PWM用IC21の出力トランジスタ22のコレクタとエミッタに、それぞれ前記降圧用スイッチ素子14と昇圧用スイッチ素子15を直接接続してなり、これらの降圧用スイッチ素子14と昇圧用スイッチ素子15のターン・オフを同時に行うようにしたことを特徴とする昇降圧チョッパ回路。