Pat
J-GLOBAL ID:200903079955589727
ウエーブレット変換装置
Inventor:
Applicant, Patent owner:
Agent (1):
岩佐 義幸
Gazette classification:公開公報
Application number (International application number):1991345899
Publication number (International publication number):1993183387
Application date: Dec. 27, 1991
Publication date: Jul. 23, 1993
Summary:
【要約】【目的】 ウエーブレット変換装置を簡単な回路構成で実現する。【構成】 入力端子110から入力された信号を入力信号の半分の動作レートで動作する低域および高域通過形フィルタを通して低域信号と高域信号に分離して出力する2分割サブバンドフィルタ100,101,102を、低域信号出力側に多段接続して、ウエーブレット変換装置を構成する。
Claim (excerpt):
入力信号を低域周波数成分と高域周波数成分に分離してさらに2分の1にダウンサンプルし、それぞれ低域信号と高域信号として出力する2分割サブバンドフィルタを一段として、外部からの入力信号が第1段目の2分割サブバンドフィルタに入力され、前記第1段目の2分割サブバンドフィルタの低域信号出力側に第2段目の2分割サブバンドフィルタが接続され、これを再帰的に繰り返してN段(Nは1以上の整数)の2分割サブバンドフィルタが接続され、第1段目から第(N-1)段目までの高域信号出力と、第N段目の低域および高域信号を出力信号とするウエーブレット変換装置において、第n(1≦n≦N)段目の2分割サブバンドフィルタが、入力端子から周期nTで入力された信号に遅延を与える縦続に接続された(M-1)(Mは1より大きい整数でフィルタの次数を表す)個の遅延器と、前記入力端子と前記遅延器のそれぞれの出力端に接続された周期(n+1)Tで動作しM次の低域通過形フィルタの係数が設定された第1のM個の乗算器と、これら第1のM個の乗算器の出力信号を加算して低域信号として低域信号出力端子に出力する加算器と、前記入力端子と前記遅延器のそれぞれの出力端に接続され周期(n+1)Tで動作しM次の高域通過形フィルタの係数が設定された第2のM個の乗算器と、これら第2のM個の乗算器の出力信号を加算して高域信号として高域信号出力端子に出力する加算器とを備えることを特徴とするウエーブレット変換装置。
IPC (2):
Return to Previous Page