Pat
J-GLOBAL ID：200903080019237191
高密度実装機能デバイス
Inventor：
,
,
,
,
,
Applicant, Patent owner：
Agent (1)：
薄田 利幸 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992055941
Publication number (International publication number)：1993254164
Application date： Mar. 16, 1992
Publication date： Oct. 05, 1993
Summary：
【要約】【目的】同一基板上に直線状に多数個配列された素子群を駆動するIC列を高密度に実装するに際し、ICと素子群間の配線抵抗値を均一にすることにより、機能デバイスの信頼性を高め、小型化、低コスト化をも実現する。【構成】セラミックス基板からなる主基板1には、予め発熱抵抗体5が直線状に実装され、搭載される駆動IC4と発熱抵抗体5間を接続する配線パターンとが形成されている。プリント基板からなる副基板2には、入出力コネクタ11と主基板1の配線回路に接続するを配線パターンが形成されている。これら主基板1と副基板2とは放熱板3に接着され、駆動用IC4を主基板1の副基板2側に寄せて直線的に斜め実装され感熱記録ヘッドを構成する。斜め実装の傾斜角度は45°〜55°が望ましい。また、駆動用IC4を主基板1と副基板2とにそれぞれ略交互となるように実装してもよい。
Claim (excerpt)：
直線状に複数個配列された情報記録もしくは読み取り素子群と、前記素子群を駆動制御する複数個の電子回路装置と、前記素子群の個々の素子に対応する電子回路装置とを接続する配線パターンとを同一基板上に実装搭載して成る高密度実装機能デバイスにおいて、前記複数個の電子回路装置を同一基板平面内に前記直線状に配列された素子群に対して所定角度傾斜せしめて配設すると共に、前記素子と電子回路装置とを接続する各配線パターンの配線抵抗値を均一に整合させて成る高密度実装機能デバイス。
IPC (4)：
B41J 2/335
, B41J 2/345
, H01L 49/00
, H05K 1/14
B41J 3/20 110
, B41J 3/20 113 B
