Pat

J-GLOBAL ID：200903080135517983

MIS型電界効果トランジスタの製造方法

Inventor： 牧野 孝実
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1992027750
Publication number (International publication number)：1993226364
Application date： Feb. 14, 1992
Publication date： Sep. 03, 1993
Summary：

【要約】【目的】 MIS型電界効果トランジスタの製造方法に関し、極めて簡単な手段に依り、高融点金属シリサイドからなるソース領域とシリコンからなるソース領域及び高融点金属シリサイドからなるドレイン領域とシリコンからなるドレイン領域に於ける各コンタクト抵抗を安定化し、寄生抵抗が小さくなるようにする。【構成】 p-シリコン活性層22上にゲート電極24Gを形成してからその側面にサイド・ウォール状絶縁膜27を形成し、サイド・ウォール状絶縁膜27の両側に表出されているp-シリコン活性層22をTiSi2 からなるソース領域28S及びドレイン領域28Dに変換し、サイド・ウォール状絶縁膜27を除去してゲート電極24GとTiSi2 からなるソース領域28S及びドレイン領域28Dとの間に不純物を導入してn- -ソース領域29S及びn- -ドレイン領域29Dを形成する。

Claim (excerpt)：

薄膜SOIに於けるシリコンからなる活性層上にゲート電極を形成してからその側面にサイド・ウォール状絶縁膜を形成する工程と、次いで、該サイド・ウォール状絶縁膜の両側に表出されているシリコンからなる活性層を高融点金属シリサイドからなるソース領域及びドレイン領域に変換する工程と、次いで、該サイド・ウォール状絶縁膜を除去して該ゲート電極と該高融点金属シリサイドからなるソース領域及びドレイン領域との間に不純物を導入してLDD構成のソース領域及びドレイン領域を形成する工程とが含まれてなることを特徴とするMIS型電界効果トランジスタの製造方法。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 27/12