Pat

J-GLOBAL ID：200903080173532759

半導体基板上への厚さの異なるゲート酸化物の形成プロセス

Inventor： サイレッシュ チッティペッディ
Applicant, Patent owner： エイ・ティ・アンド・ティ・コーポレーション
Agent (1)： 岡部 正夫 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995311474
Publication number (International publication number)：1996236640
Application date： Nov. 30, 1995
Publication date： Sep. 13, 1996
Summary：

【要約】 (修正有)【課題】 半導体基板上への厚さの異なるゲート酸化物の形成プロセスを提供する。【解決手段】 異なる厚さを有するゲート酸化物22が、基板上に半導体層10を成長させること、半導体層上に酸化物層を成長させること、酸化物層の選択された領域を露出すること、露出された酸化物層下の半導体層をアモルファス化すること、アモルファス化領域20及び非アモルファス化領域の両方を有する半導体層を露出するため、酸化物層を除去すること、及び半導体層のアモルファス化及び非アモルファス化領域上に、ゲート酸化物を成長させることを含むプロセスによって、半導体層上に形成される。アモルファス化領域20上に成長したゲート酸化物は、非アモルファス化領域上に成長したゲート酸化物より厚くなる。本発明のプロセスは、特別の集積回路作製の設計変更を必要とせず、各種のデバイス、特にMOS形デバイスを作製するために使用できる。

Claim (excerpt)：

a)基板上に半導体層を成長させること;b)半導体層上に、酸化物層を堆積させること;c)半導体層の選択された領域をアモルファス化すること;d)アモルファス化領域及び非アモルファス化領域の両方を有する半導体層を露出させるため、酸化物層を除去すること;及びe)半導体層上に異なる厚さのゲート酸化物を形成するため、半導体層のアモルファス化領域及び非アモルファス化領域上に、ゲート酸化物を成長させることを含む半導体層上に異なる厚さのゲート酸化物を成長させるプロセス。

IPC (4)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336

FI (2)：

H01L 27/08 321 D ,  H01L 29/78 301 P