Pat
J-GLOBAL ID：200903080181524013
多層回路基板
Inventor：
Applicant, Patent owner：
Agent (1)：
井内 龍二
Gazette classification：公開公報
Application number (International application number)：1995075758
Publication number (International publication number)：1996274471
Application date： Mar. 31, 1995
Publication date： Oct. 18, 1996
Summary：
【要約】【構成】 絶縁性基板11の内部に電源に対応する電源層15a〜15c、16a〜16cが形成され、電源層15a〜15c、16a〜16cと電源用端子12a〜12c、13a〜13cとがブラインドビアホール17a〜17c、19a〜19cを介して接続されると共に、電源層15a、16a、電源層15b、16b、電源層15c、16cどうしがベリィドビアホール18a〜18cを介して接続されている多層回路基板10。【効果】 LSIチップ側の基板表面11aに電源用端子12a〜12cや信号用端子が高密度に配置されていても、この信号用端子とプリント配線基板側の信号用端子とを短い信号配線14a〜14eで確実に接続することができ、信号処理の高速化と結線率の向上とを図ると共に、LSIチップの小形化、高集積化に対応したものにすることができる。
Claim (excerpt)：
基板の両面に複数個の信号用端子と電源用端子とを備えると共に、前記基板の内部に電源層を備えた多層回路基板において、前記基板の内部に電源に対応する電源層が少なくとも2層形成され、これら電源層と前記電源用端子とがブラインドビアホールを介して接続されると共に、前記電源層どうしがベリィドビアホールを介して接続されていることを特徴とする多層回路基板。
FI (2)：
H05K 3/46 N
, H05K 3/46 Z
Cited by examiner (6)
Show all
Return to Previous Page
