Pat

J-GLOBAL ID：200903080219609018

パターンの一致/不一致検出回路

Inventor： 平林 和紀
Applicant, Patent owner： 安藤電気株式会社
Gazette classification：公開公報
Application number (International application number)：1992252181
Publication number (International publication number)：1994075879
Application date： Aug. 27, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】 パターン一致回路では検出できないパターンの不一致や異常を検出する。【構成】 シフトレジスタ1は受信クロック信号12により受信データ信号11をパラレル出力として出力し、比較器2はシフトレジスタ1の出力と期待値とを比較し、シフトレジスタ1の出力が期待値と一致すると一致信号13を出力する。周期発生用カウンタ4は比較器2の出力をロード入力とし、受信クロック信号12のタイミングで周期信号15を発生し、ゲート回路5は周期発生用カウンタ4の出力と比較器2の出力の反転信号を入力とする。比較器2から一致信号13が出力されず、周期信号15だけが出力されると、ゲート回路5が不一致信号16を出力する。

Claim (excerpt)：

受信データ信号(11)をシリアル入力とし、受信クロック信号(12)によりシフトされてパラレル出力を出すシフトレジスタ(1) と、シフトレジスタ(1) の出力を第1の入力とし、期待値を第2の入力とし、第1の入力と第2の入力を比較し、第1の入力が期待値と一致すると一致信号(13)を出力する比較器(2) と、比較器(2) の出力を入力とし、波形整形する第1のフリップフロップ(3) と、比較器(2) の出力をロード入力とし、受信クロック信号(12)のタイミングで周期信号(15)を発生する周期発生用カウンタ(4) と、周期発生用カウンタ(4) の出力を第1の入力とし、比較器(2) の出力の反転信号を第2の入力とするゲート回路(5) と、ゲート回路(5) の出力を受信クロック信号(12)のタイミングで波形整形する第2のフリップフロップ(6) とを備え、比較器(2) から一致信号(13)が出力されず、周期信号(15)だけが出力されると、ゲート回路(5) が不一致信号(16)を出力することを特徴とするパターンの一致/不一致検出回路。

IPC (3)：

G06F 13/00 353 ,  G06F 11/22 370 ,  H04L 1/00