Pat
J-GLOBAL ID：200903080246927170

薄膜トランジスタとその製造方法

Inventor：
大石 三真

About 大石 三真

, 
上原 雅之

About 上原 雅之


Applicant, Patent owner：
NEC液晶テクノロジー株式会社

About NEC液晶テクノロジー株式会社


Agent (3)： 机 昌彦 ,  工藤 雅司 ,  谷澤 靖久
Gazette classification：公開公報
Application number (International application number)：2004118881
Publication number (International publication number)：2005303119
Application date： Apr. 14, 2004
Publication date： Oct. 27, 2005
Summary：
【課題】TFTのオン電流を維持し光リーク電流を抑制したTFTとその製造方法を提供する。【解決手段】本発明の薄膜トランジスタは、透明絶縁基板1上に順次形成されたゲート電極2、ゲート絶縁膜3および第1の半導体膜4と、第1の半導体膜4上に形成され、平面的に分離された高濃度不純物を含む第2の半導体膜5と、分離された第2の半導体膜5上にそれぞれ形成されたソース電極6aおよびドレイン電極6bと、を備えている。そして、第1の半導体膜4の周辺部は、第2の半導体膜5の縁部より外側にはみ出した部分4aを有し、はみ出した部分4aの表面は、粗面化されている。はみ出した部分4aの表面粗さRmaxを30nm以上に粗面化することによって、TFTのオン電流を維持し、光リーク電流を抑制できる。【選択図】 図2
Claim (excerpt)：
絶縁基板上に順次形成されたゲート電極、ゲート絶縁膜および第1の半導体膜と、前記第1の半導体膜上に形成され、平面的に分離された高濃度不純物を含む第2の半導体膜と、前記分離された前記第2の半導体膜にそれぞれ接続するソース電極およびドレイン電極と、を備えて構成される薄膜トランジスタにおいて、前記第1の半導体膜は前記第2の半導体膜の縁部より外側にはみ出した部分を有し、前記ソース電極および前記ドレイン電極間の領域を除く前記第1の半導体の周辺部の、前記第2の半導体膜の縁部より外側にはみ出した部分の少なくとも一部の表面が粗面化されていることを特徴とする薄膜トランジスタ。
IPC (2)：
H01L21/336 ,  H01L29/786
FI (2)：
H01L29/78 618Z ,  H01L29/78 617U
F-Term (39)：
5F110AA06 ,  5F110AA21 ,  5F110AA26 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE06 ,  5F110EE14 ,  5F110EE44 ,  5F110FF02 ,  5F110FF03 ,  5F110FF09 ,  5F110FF30 ,  5F110GG02 ,  5F110GG15 ,  5F110GG22 ,  5F110GG25 ,  5F110GG45 ,  5F110GG58 ,  5F110HK03 ,  5F110HK04 ,  5F110HK06 ,  5F110HK09 ,  5F110HK16 ,  5F110HK22 ,  5F110HK25 ,  5F110HK33 ,  5F110HK35 ,  5F110HL07 ,  5F110HL23 ,  5F110HM05 ,  5F110NN04 ,  5F110NN14 ,  5F110NN24 ,  5F110NN35 ,  5F110NN72 ,  5F110QQ01
Patent cited by the Patent：
Cited by applicant (2) Cited by examiner (5)
Show all

Return to Previous Page

TOP

BOTTOM