Pat

J-GLOBAL ID：200903080275225311

半導体集積回路装置

Inventor： 原田 卓 ,  吉原 和弘 ,  増澤 和孝 ,  林 輝義 ,  熊澤 淳 ,  永井 謙治 ,  西馬 雅彦 ,  鎌田 千代士
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1993232154
Publication number (International publication number)：1994216272
Application date： Sep. 20, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 超高速LSIを形成した半導体チップを搭載するパッケージ内の信号伝送線路の特性インピーダンス整合を図る。【構成】 パッケージ基板204の主面に形成した信号伝送線路203の一端を半導体チップ201の主面に形成したパッドの直下まで延在し、信号伝送線路203の一端と半導体チップ201のパッドとをバンプ電極を介して電気的に接続する。また、信号伝送線路203の他端をパッケージ基板204の主面の外周部に延在し、外部リード205を接合する。

Claim (excerpt)：

所定の特性を有する伝送線路を形成したパッケージ基板の主面上に半導体チップをフェイスダウン方式で実装した半導体集積回路装置であって、前記伝送線路の一端を前記半導体チップの主面に形成した電極パッドの直下まで延在し、前記伝送線路の一端と前記電極パッドとを前記電極パッド上に形成したバンプ電極を介して電気的に接続すると共に、前記パッケージ基板の主面の外周部に延在した前記伝送線路の他端に外部リードを接合したことを特徴とする半導体集積回路装置。