Pat

J-GLOBAL ID：200903080286717550

MIS型電界効果トランジスタ及びその作製方法

Inventor： 佐藤 淳一
Applicant, Patent owner： ソニー株式会社
Agent (1)： 山本 孝久
Gazette classification：公開公報
Application number (International application number)：1994134975
Publication number (International publication number)：1995321317
Application date： May. 25, 1994
Publication date： Dec. 08, 1995
Summary：

【要約】【目的】簡素な工程でゲート電極及びソース・ドレイン電極を同時に形成することを可能にする、ダイアモンド薄膜を構成材料としたMIS型電界効果トランジスタの作製方法を提供する。【構成】MIS型電界効果トランジスタの作製方法は、(イ)基体10上にダイアモンド半導体層12を形成する工程と、(ロ)ダイアモンド半導体層12上にダイアモンド絶縁層14を形成し、次いでダイアモンド絶縁層上に導電材料から成るマスク層16を形成し、ゲート部形成予定領域以外の領域のマスク層及びダイアモンド絶縁層を除去し、ソース・ドレイン形成予定領域のダイアモンド半導体層12を露出させる工程と、(ハ)マスク層16上、及びソース・ドレイン形成予定領域のダイアモンド半導体層12上に、導電材料から成るゲート電極18A及びソース・ドレイン電極18Bを選択的に成長させる工程、から成る。

Claim (excerpt)：

(イ)基体上にダイアモンド半導体層を形成する工程と、(ロ)該ダイアモンド半導体層上にダイアモンド絶縁層を形成し、次いで該ダイアモンド絶縁層上に導電材料から成るマスク層を形成し、ゲート部形成予定領域以外の領域のマスク層及びダイアモンド絶縁層を除去し、ソース・ドレイン部形成予定領域のダイアモンド半導体層を露出させる工程と、(ハ)該マスク層上、及びソース・ドレイン部形成予定領域のダイアモンド半導体層上に、導電材料から成るゲート電極及びソース・ドレイン電極を選択的に成長させる工程、から成ることを特徴とするMIS型電界効果トランジスタの作製方法。

IPC (8)：

H01L 29/78 ,  H01L 21/336 ,  C23C 16/06 ,  C23C 16/26 ,  C23F 4/00 ,  H01L 21/205 ,  H01L 21/314 ,  H01L 29/43

FI (2)：

H01L 29/78 301 Y ,  H01L 29/62 G