Pat

J-GLOBAL ID：200903080304982550

半導体装置及びその製造方法

Inventor： 若林 哲史
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1992206789
Publication number (International publication number)：1994053276
Application date： Aug. 03, 1992
Publication date： Feb. 25, 1994
Summary：

【要約】【目的】 本発明は複数の半導体チップを立体的に配置する半導体装置に関し、より高密度で熱伝導が良好であり、かつ容易に特性試験を行うことを目的とする。【構成】 テープキャリア34の開口部分に半導体チップ32が位置され、半導体チップ32の電極パッド33aとテープキャリア34の一辺に集約されて形成された接続リード38とが電気的に接続される。そして、接続リード38の端部には、それぞれテストパッド39が形成される。

Claim (excerpt)：

所定数の電極パッド(33a)が形成された半導体チップ(32)が、3次元に所定数配置されてパッケージングされ、該パッケージ(43)の一側面に、該電極パッド(33a)より導出される接続リード(38)の端面が表出される半導体装置において、所定部分が開口されて前記半導体チップ(32)を位置させると共に、前記電極パッド(33a)に接続される前記接続リード(38)の端部が一辺に集約されて形成されるテープキャリア(34)をそれぞれ具備することを特徴とする半導体装置。

IPC (3)：

H01L 21/60 311 ,  H01L 21/66 ,  H01L 23/50