Pat
J-GLOBAL ID：200903080362074915
半導体インタフェース装置
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
佐藤 一雄 (外3名)
Gazette classification：公開公報
Application number (International application number)：1995279270
Publication number (International publication number)：1997130223
Application date： Oct. 26, 1995
Publication date： May. 16, 1997
Summary：
【要約】【目的】 第1の電源系統に故障が発生しても第2の電源系統によって動作する回路に影響を与えない信号インタフェース回路を提供する。【構成】 第1の電源(VDD1 )によって動作する第1の回路と第2の電源(VDD2 )によって動作する第2の回路相互間の信号を伝送する信号インタフェース回路において、第1の電源の系統に故障が生じた場合、第2の電源系統の回路に影響を与えないようにするために、第1の電源系統の回路と第2の電源系統の回路との境界にプルダウン素子あるいはプルアップ素子を挿入し、第1の電源系統に故障が生じた場合、第2の電源系統の回路の入力端電位を強制的に“L”又は“H”レベルに設定する。【効果】 これによって、第2の電源によって動作する第2の電源系統の回路への影響を防止する。
Claim (excerpt)：
第1の電源から第1の電源電圧の供給を両端に受け、前記第1の電源電圧の供給を受けて動作する第1の半導体回路の出力信号が入力される第1のCMOSインバータと、第2の電源から第2の電源電圧の供給を両端に受け、前記第1のCMOSインバータの出力信号を、前記第2の電源電圧の供給を受けて動作する第2の半導体回路に伝送する第2のCMOSインバータと、前記第1及び第2のCMOSインバータ相互間を接続するノードと前記第2の電源との間に挿入されるプルダウン素子又はプルアップ素子と、前記第1の電源電圧の異常を検出して前記プルダウン素子又はプルアップ素子を動作させる制御手段と、を備える半導体インタフェース装置。
IPC (3)：
H03K 19/00
, H03K 19/003
, H03K 19/0948
H03K 19/00 A
, H03K 19/003 E
, H03K 19/094 B
