Pat
J-GLOBAL ID：200903080395197400
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
森本 義弘
Gazette classification：公開公報
Application number (International application number)：1991232112
Publication number (International publication number)：1993074950
Application date： Sep. 12, 1991
Publication date： Mar. 26, 1993
Summary：
【要約】【目的】微細化された多層配線において、アスペクト比の大きな層間接続孔の端部における配線金属膜のステップカバレージを向上させて接続信頼性を向上させ歩留りを向上させる。【構成】金属多層配線の層間絶縁膜として、プラズマ酸化膜4上に、膜中のボロン濃度が2.5 重量%〜5.0 重量%であるBSG膜11を形成する。これら層間絶縁膜をレジスト7をマスクにして選択的にウェットエッチし、続いてドライエッチして入口端部がスロープ状のテーパー形状をした層間接続孔12を形成する。この層間接続孔12を介して1層目のアルミニウム合金膜3と接続する2層目のアルミニウム合金膜13をBSG膜11上に形成し2層目アルミニウム合金膜13の配線をパターニングする。
Claim (excerpt)：
半導体装置の金属多層配線層を形成するに際して、半導体基板の所定の領域の表面に1層目の金属膜を形成してドライエッチでパターンを形成する工程と、前記1層目の金属膜上にプラズマCVD(Chemical Vapor Deposition)法により酸化膜を形成し、さらに無機塗布膜により平坦化を施した後、常圧CVD法によりBSG(Boron SilicateGlass)膜を形成する工程と、前記BSG膜およびプラズマ酸化膜より構成される2層金属配線層間絶縁膜をレジストをマスクにして選択的にウェットエッチし、続いてドライエッチング法によりエッチして層間接続孔を形成する工程と、前記層間接続孔を介して前記1層目の金属膜と接続する2層目の金属膜を前記BSG膜上に形成し、ドライエッチでパターンを形成する工程とを有する半導体装置の製造方法。
IPC (4)：
H01L 21/90
, H01L 21/302
, H01L 21/316
, H01L 21/3205
