Pat
J-GLOBAL ID：200903080396304740
絶縁ゲート型電界効果トランジスタの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
加藤 恭介
Gazette classification：公開公報
Application number (International application number)：1994083803
Publication number (International publication number)：1995050420
Application date： Aug. 19, 1983
Publication date： Feb. 21, 1995
Summary：
【要約】【目 的】 保護膜から水(湿度)の侵入、あるいは保護膜や電極から下層のアモルファスシリコン層への影響等を前記窒化珪素膜により防ぐ。【構 成】 まず、基板上には、非単結晶シリコン膜が形成され、かつチャネル形成領域が形成される活性層(13)、(13') 、ゲート絶縁膜、ゲート電極(11)、(11') 、ソース領域(12)、(14)、ドレイン領域(14)、(20)、これらのソース領域(12)、(14)およびドレイン領域(14)、(20)の取り出し電極がそれぞれ形成される。その後、少なくとも上記活性層(13)、(13') 、上記ソース領域(12)、(14)および上記ドレイン領域(14)、(20)のそれぞれの上方には、プラズマCVD法により水素を含むプラズマ窒化シリコン膜(15)が形成され、次いでアニールされる。
Claim (excerpt)：
非単結晶シリコン膜で構成されかつチャネル形成領域が形成される活性層、ゲート絶縁膜、ゲート電極、ソース領域、ドレイン領域、これらのソース領域およびドレイン領域の取り出し電極をそれぞれ形成した後、少なくとも上記活性層、上記ソース領域および上記ドレイン領域のそれぞれの上方にプラズマCVD法により水素を含むプラズマ窒化シリコン膜を形成し、次いでアニール処理を行なうことを特徴とする絶縁ゲート型電界効果トランジスタの製造方法。
IPC (3)：
H01L 29/786
, H01L 21/318
, H01L 21/336
H01L 29/78 311 N
, H01L 29/78 311 Y
