Pat
J-GLOBAL ID：200903080396454318
半導体装置の多層配線における層間接続孔の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
外川 英明
Gazette classification：公開公報
Application number (International application number)：1995331265
Publication number (International publication number)：1997172075
Application date： Dec. 20, 1995
Publication date： Jun. 30, 1997
Summary：
【要約】【課題】 本発明は、層間接続孔を形成する際のレジスト膜の不均一化及び厚膜化を抑制し、溝配線と共存する層間接続孔の加工を安定的に、かつ、簡単に実現し得るようにした層間接続孔の製造方法を提供する事にある。【解決手段】 多層配線の製造方法において、層間膜181に溝を形成し、前記溝が完全に埋まるまで前記溝及び層間膜表面にレジスト100を塗布した後、前記レジストを層間接続孔を形成するのに十分な薄さまで平坦化し、前記溝の内部に層間接続孔120を形成する工程とを有する事を特徴とする多層配線用層間接続孔の製造方法。
Claim (excerpt)：
第一の配線層と第二の配線層を絶縁するための層間膜を形成する工程と、前記層間膜に配線溝を形成する工程と、前記配線溝内を含む層間膜表面にレジストを塗布し、該配線溝内部をレジストで充填させる工程と、前記レジストを薄く、かつ、平坦化する工程と、前記配線溝部分のレジストに露光を行い、パターニングする工程と、前記パターニングされたレジストをマスクとして、前記層間膜をエッチングし、層間接続孔を形成する工程を具備する事を特徴とする多層配線用層間接続孔の製造方法。
IPC (2)：
H01L 21/768
, H01L 21/3065
H01L 21/90 P
, H01L 21/302 L
