Pat
J-GLOBAL ID：200903080432906280
炭化珪素半導体装置
Inventor：
,
,
,
,
Applicant, Patent owner：
,
Agent (1)：
恩田 博宣
Gazette classification：公開公報
Application number (International application number)：1996009625
Publication number (International publication number)：1997199724
Application date： Jan. 23, 1996
Publication date： Jul. 31, 1997
Summary：
【要約】【課題】ゲート閾電圧の低減、ゲート・ソース間およびゲート・ドレイン間耐圧の向上、オフ時のリーク電流の低減、そして更なるオン抵抗の低減とゲート酸化膜の信頼性を向上させた炭化珪素半導体装置を提供する。【解決手段】半導体基板4はn+ 型基板1とn- 型炭化珪素半導体層2とp型炭化珪素半導体層3とからなり、主表面の面方位が略(0001-)カーボン面であり六方晶系の単結晶炭化珪素よりなる。半導体層3の表層部にn+ 型ソース領域5が形成され、溝7が主表面から領域5と半導体層3を貫通し半導体層2に達するとともに、略[112-0]方向に延長されている。n型炭化珪素半導体薄膜層8は、溝7の側面での領域5と半導体層3と半導体層2の表面に延設され、ゲート絶縁膜9の内側にゲート電極層10が、半導体領域5の表面上にソース電極層10が、n+ 型基板1の表面にドレイン電極層13が形成されている。
Claim (excerpt)：
第1導電型の低抵抗半導体層と第1導電型の高抵抗半導体層と第2導電型の第1の半導体層とが順次に積層され、かつ前記第1の半導体層の主表面の面方位が略(0001-)カーボン面である六方晶系の単結晶炭化珪素よりなる半導体基板と、前記第1の半導体層の表層部の所定領域に形成された第1導電型の半導体領域と、前記主表面から前記半導体領域と前記第1の半導体層を共に貫通し前記高抵抗半導体層に達するとともに、側面が略[112-0]方向に延設された溝と、前記溝の側面における前記半導体領域と前記第1の半導体層と前記高抵抗半導体層の表面に延設され、炭化珪素の薄膜よりなる第2の半導体層と、少なくとも前記第2の半導体層の表面に形成されたゲート絶縁膜と、前記溝内における前記ゲート絶縁膜の内側に形成されたゲート電極層と、前記主表面のうち少なくとも前記半導体領域の一部の表面上に形成された第1の電極層と、前記低抵抗半導体層の表面に形成された第2の電極層とを備えたことを特徴とする炭化珪素半導体装置。
FI (2)：
H01L 29/78 652 T
, H01L 29/78 653 B
