Pat
J-GLOBAL ID：200903080442434874
フラッシュ型EEPROM構造
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
萩原 誠
Gazette classification：公開公報
Application number (International application number)：1998096112
Publication number (International publication number)：1999204666
Application date： Apr. 08, 1998
Publication date： Jul. 30, 1999
Summary：
【要約】【課題】 耐久性、微細化を向上させることができるフラッシュ型EEPROM構造を提供すること。【解決手段】 ホットキャリア注入コーディングおよび負ゲート電圧チャネル消去のフラッシュ型EEPROM構造であって、P型基板10、Pウェル30ならびにNウェル20を有して、Pウェル30およびNウェル20がP型基板10内に位置するとともに、Nウェル20によりPウェル30とP型基板10とを分離し、消去操作時には1つの独立した絶縁ウェルとなる3ウェル構造100と、この3ウェル構造100のPウェル30内に位置するドレイン/ソース領域対40,50と、3ウェル構造の上方に位置し、ドレイン/ソース領域対40,50の間に介在されるフローティングゲート60と、このフローティングゲート60の上方に位置するコントロールゲート70とを具備する。
Claim (excerpt)：
P型基板と、このP型基板内に位置するNウェルと、このNウェル内に位置し、かつこのNウェルにより前記P型基板から分離されるPウェルと、このPウェル内に位置するドレイン/ソース領域対と、前記Pウェルの上方に位置し前記ドレイン/ソース領域対の間に介在されるフローティングゲートと、このフローティングゲートの上方に位置するコントロールゲートとを具備するものであって、メモリ消去時は、前記Nウェル/前記Pウェルに第1正電圧を印加するとともに、それと対応して前記コントロールゲートに第1負電圧を印加し、さらに前記ソース領域とドレイン領域とをフローティング状態としてチャネル消去操作を行うことを特徴とするフラッシュ型EEPROM構造。
IPC (5)：
H01L 21/8247
, H01L 29/788
, H01L 29/792
, G11C 16/04
, H01L 27/115
H01L 29/78 371
, G11C 17/00 621 C
, H01L 27/10 434
