Pat
J-GLOBAL ID：200903080452482540
薄膜トランジスタの製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
阪本 清孝 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991297667
Publication number (International publication number)：1993109769
Application date： Oct. 18, 1991
Publication date： Apr. 30, 1993
Summary：
【要約】 (修正有)【目的】 ゲート電極とソース・ドレイン電極のオーバーラップのない薄膜トランジスタをリフトオフ法を用いることなく製造でき、トランジスタ特性の劣化及びオ-ミックコンタクト層の汚染を防止できる薄膜トランジスタの製造方法を提供する。【構成】 チャネル保護層14をオーミックコンタクト層15・15′及び金属層16′の二層の数倍の膜厚になるように形成し、その上にオーミックコンタクト層と金属層を順次着膜することにより、オーミックコンタクト層及び金属層をチャネル保護層の上部とその他の部分とに分離して形成し、更に分離を確実にするためにチャネル保護層の端部をわずかにエッチングする薄膜トランジスタの製造方法としている。
Claim (excerpt)：
ゲート電極、ゲート絶縁層、半導体活性層、チャネル保護層、オーミックコンタクト層、ソース・ドレイン電極の金属層が順次積層されて形成される薄膜トランジスタの製造方法において、前記オーミックコンタクト層及び前記金属層の二層の数倍の膜厚となるよう前記チャネル保護層の形状を形成し、全体を覆うように前記オーミックコンタクト層と前記金属層を順次着膜し、フォトリソエッチングで前記金属層と前記オーミックコンタクト層をパターニングし、前記チャネル保護層の端部をエッチングして、前記薄膜トランジスタを製造することを特徴とする薄膜トランジスタの製造方法。
IPC (3)：
H01L 21/336
, H01L 29/784
, H01L 27/12
H01L 29/78 311 P
, H01L 29/78 311 N
