Pat

J-GLOBAL ID：200903080570621466

薄膜トランジスタ及びこれを用いた液晶表示装置

Inventor： 田中 武 ,  小野 記久雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1994224736
Publication number (International publication number)：1996088368
Application date： Sep. 20, 1994
Publication date： Apr. 02, 1996
Summary：

【要約】【目的】TFT-LCDの表示画質を損なわず、このホト数を低減して工程を短縮,スループットを向上すること。【構成】逆スタガー型TFTの形成において、ソース電極,ドレイン電極層SDD,SDCH,SDSをマスクとして半導体ASIに不純物ドープしコンタクト領域NSIを形成する。その後、前記ドーピングマスクのうち不要部分SDCHを選択除去する。【効果】ソース電極,ドレイン電極材料をドーピングマスクとし、チャネル部のマスクをITOのホトと一括で除去でき、ホト数が低減でき、製造コストの低減効果がある。しかも、ホト数を低減しても配線は低抵抗の金属配線を用いることが可能であり、配線上の信号遅延による画質劣化を防止できる。

Claim (excerpt)：

逆スタガー型薄膜トランジスタの製造方法において、ソース電極及びドレイン電極を構成する金属膜及び前記金属膜と同一工程で形成された他の金属膜とをドーピングマスクとして前記逆スタガー型薄膜トランジスタを構成する半導体薄膜に局所的に不純物を導入し、前記半導体薄膜中に半導体薄膜と前記ソース電極及びドレイン電極とのコンタクト領域を形成する工程を具備することを特徴とする薄膜トランジスタの製造方法。

IPC (3)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500

FI (2)：

H01L 29/78 616 L ,  H01L 29/78 616 V