Pat

J-GLOBAL ID：200903080582384575

回路モジュールの実装構造

Inventor： 落合 良一 ,  西本 勇 ,  荒瀬 文夫 ,  太田 和彦
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992015859
Publication number (International publication number)：1993218613
Application date： Jan. 31, 1992
Publication date： Aug. 27, 1993
Summary：

【要約】【目的】 マザープリント板に搭載する回路モジュールの実装構造に関し、回路モジュールをケースに収容することなく、容易にマザープリント板に搭載することができることを目的とする。【構成】 周辺部に少なくとも2つの入出力用のスルーホール2を配設したモジュール基板1に、回路部品5を搭載してなる回路モジュール100 と、モジュール基板1のそれぞれのスルーホール2に対応してスルーホール21が配設されたマザープリント板20と、本体部31の断面形状よりも所望に小さい断面形状のピン部32,33 が、本体部31の両端面にそれぞれ突出してなる入出力端子30とを備え、入出力端子30の一方のピン部32が、モジュール基板1のスルーホール2に圧入されてリフロー半田付けされ、他方のピン部33がマザープリント板20のスルーホール21に圧入されて半田付けされてなる構成とする。

Claim (excerpt)：

周辺部に少なくとも2つの入出力用のスルーホール(2) を配設したモジュール基板(1) に、回路部品(5) を搭載してなる回路モジュール(100) と、該モジュール基板(1) のそれぞれのスルーホール(2) に対応してスルーホール(21)が配設されたマザープリント板(20)と、本体部(31)の断面形状よりも所望に小さい断面形状のピン部(32,33) が、該本体部(31)の両端面にそれぞれ突出してなる入出力端子(30)とを備え、該入出力端子(30)の一方のピン部(32)が、該モジュール基板(1) のスルーホール(2) に圧入されてリフロー半田付けされ、他方のピン部(33)が該マザープリント板(20)のスルーホール(21)に圧入されて半田付けされてなることを特徴とする回路モジュールの実装構造。

IPC (3)：

H05K 1/14 ,  H05K 3/36 ,  H05K 7/14