Pat

J-GLOBAL ID：200903080586108050

高速視覚センサ装置

Inventor： 豊田 晴義 ,  原 勉 ,  小林 祐二 ,  石川 正俊 ,  加藤 信吾
Applicant, Patent owner： 浜松ホトニクス株式会社 ,  静岡県
Agent (1)： 長谷川 芳樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1999106988
Publication number (International publication number)：2000299820
Application date： Apr. 14, 1999
Publication date： Oct. 24, 2000
Summary：

【要約】【課題】 簡単な回路構成で画像重心演算を含めた画像処理演算を高速で行うことが可能な多画素数の高速視覚センサ装置を提供する。【解決手段】 受光素子アレイ11の各列の受光素子120に対して1個のA/D変換器210を対応させたA/D変換器アレイ13と、受光素子120と1対1に対応し、内部に画素の位置情報を保持する情報レジスタ410を有する演算素子400からなる並列処理機構14とを備えている。演算素子400は並列処理により位置情報を用いる重心演算を含めた画像処理演算を高速で行うことができる。また、A/D変換器210を各列ごとに対応させたため、受光素子アレイ11と並列処理機構14間の伝送路が少なく、両者を分離して製造・配置でき、集積度の最適化、多画素化と同時に、安定した製造が行える利点がある。

Claim (excerpt)：

複数の受光素子が2次元状に配列された受光素子アレイと、前記受光素子アレイの各列に対応して設けられ、対応する1列中の受光素子から順次読み出された出力信号をアナログ・デジタル変換する複数のA/D変換器を有し、当該複数のA/D変換器が1次元状に配列されて構成されるA/D変換器アレイと、前記受光素子アレイの各受光素子と1対1に対応して設けられ、前記A/D変換器アレイから転送された対応する受光素子の出力信号に相当するデジタル信号について所定の演算を行うもので、内部に前記所定の演算に要する情報を保持する情報レジスタを有する複数の演算素子を2次元状に配列して、並列演算処理を行う並列処理機構と、前記受光素子アレイ及び前記A/D変換器アレイ並びに前記並列処理機構を制御する制御回路と、を備える高速視覚センサ装置。

IPC (5)：

H04N 5/335 ,  B25J 19/04 ,  G06T 1/60 ,  G06T 1/20 ,  H01L 27/146

FI (5)：

H04N 5/335 P ,  B25J 19/04 ,  G06F 15/64 450 A ,  G06F 15/66 K ,  H01L 27/14 A

F-Term (37)：

3F059DB00 ,  4M118AA10 ,  4M118AB10 ,  4M118BA14 ,  4M118CA02 ,  4M118DD09 ,  4M118DD10 ,  4M118FA06 ,  4M118FA50 ,  5B047AA12 ,  5B047AA13 ,  5B047BB04 ,  5B047BC01 ,  5B047CB09 ,  5B047DB01 ,  5B047EA01 ,  5B057AA03 ,  5B057AA05 ,  5B057BA02 ,  5B057BA12 ,  5B057CH03 ,  5B057CH11 ,  5B057DC06 ,  5C024AA01 ,  5C024BA00 ,  5C024CA26 ,  5C024CA31 ,  5C024FA01 ,  5C024GA01 ,  5C024GA31 ,  5C024GA48 ,  5C024HA14 ,  5C024HA15 ,  5C024HA17 ,  5C024HA18 ,  5C024HA20 ,  5C024JA04