Pat

J-GLOBAL ID：200903080597867254

半導体記憶装置のキヤパシタおよびその製造方法

Inventor： 室山 雅和
Applicant, Patent owner： ソニー株式会社
Agent (1)： 船橋 国則
Gazette classification：公開公報
Application number (International application number)：1991197240
Publication number (International publication number)：1993021744
Application date： Jul. 10, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 本発明は、リーク電流を少なくして電荷蓄積能力を高めた半導体記憶装置のキャパシタを提供することを目的とする。【構成】 半導体記憶装置として例えばダイナミックRAM11のキャパシタ12を、蓄積ノード31とタンタルオキシナイトライド膜よりなる蓄積容量部32とプレート33とにより形成する。上記タンタルオキシナイトライド膜は、ジアルキルアミノタンタルを含む反応ガスを用いた化学的気相成長法によって製造する。

Claim (excerpt)：

基板上に蓄積ノードと蓄積容量部とプレートとを積層してなる半導体記憶装置のキャパシタにおいて、前記蓄積容量部をタンタルオキシナイトライド膜で形成したことを特徴とする半導体記憶装置のキャパシタ。

IPC (4)：

H01L 27/108 ,  H01L 21/314 ,  H01L 21/318 ,  H01L 27/04