Pat

J-GLOBAL ID：200903080599056695

半導体装置及びその製造方法

Inventor： アンドリュウ ジャン ワルカー ,  ロジャー クッペンス ,  アルヴィン ニルス クレナート
Applicant, Patent owner： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1994211187
Publication number (International publication number)：1995094613
Application date： Sep. 05, 1994
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 書き込み及び消去がフローティングゲートへのホット電子の注入及びホット正孔の注入により行われる不揮発性メモリ、特にフラッシュEPROMの書き込み及び消去電圧を低減することにある。【構成】 書き込み及び消去電圧を十分低く保つために、p型基板3より高いドーピング濃度を有するp型領域11、12をn型ソース及びドレイン領域4、5の周囲に設ける。これらのp型領域はドレイン領域の電界を増強し、ホット電子を一層低い電圧でピンチオフ点に発生させることができる。また、これらのp型領域はソース及びドレイン領域のpn接合の降伏電圧を減少するため、消去用のホット正孔を比較的低い電圧でのpn接合の降伏により発生させることができる。この装置は標準プロセスで製造される信号処理IC内に集積するのに特に好適である。

Claim (excerpt)：

多数のメモリ素子を具える不揮発性電気的消去可能メモリが表面に設けられた半導体本体を具え、各メモリ素子は半導体本体のP型表面領域内に位置するとともにチャネル領域により分離された表面隣接ソース及びドレイン領域と、チャネル領域上に位置するとともにチャネル領域からゲート絶縁膜により絶縁されたフローティングゲートを具え、情報の書き込み及び消去がフローティングゲート内へのホット電子及びホット正孔の注入により行われ、ソース及びドレイン領域間にチャネル電流を流すことによりホット電子がドレイン領域に隣接するチャネル内に発生される半導体装置において、半導体本体内のソース領域及びドレイン領域をp型表面領域より高いドーピング濃度のp型領域により取り囲み、且つホット正孔をn型ソース領域又はn型ドレイン領域とp型表面領域との間のpn接合のアバランシェ降伏により発生させるようにしたことを特徴とする半導体装置。

IPC (4)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434

Patent cited by the Patent：

Cited by examiner (8)

• 特開昭54-019372
  
• 特開平2-284473
  
• 特開平3-159272
  
• 特開平4-049675
  
• 特開昭54-019372
  
• 特開平2-284473
  
• 特開平3-159272
  
• 特開平4-049675