Pat

J-GLOBAL ID：200903080612571359

コバルトシリサイドの薄い層が形成されるデバイスの作製プロセス

Inventor： レイモンド ツツス タン
Applicant, Patent owner： ルーセント テクノロジーズ インコーポレーテッド
Agent (1)： 岡部 正夫 (外9名)
Gazette classification：公開公報
Application number (International application number)：1997085442
Publication number (International publication number)：1998027908
Application date： Apr. 04, 1997
Publication date： Jan. 27, 1998
Summary：

【要約】【課題】 本発明は、コバルトシリサイドの薄い層が形成されるデバイスの作製プロセスを提供する。【解決手段】 本発明はコバルトシリサイドの層がデバイスのソース及びドレイン領域上の低抵抗接触として形成されるデバイス作製のプロセスに係る。最初、シリコン基板をその表面上に酸化物の薄い層を形成する条件下で処理する。もし酸化物の厚さが約0.5nmないし約1.5nmなら、有利である。次に、コバルトの少くとも1つの層が、シリコン基板の少くとも酸化された表面上に形成される。e-ビーム蒸着のような従来の方法を用いて、コバルト層を形成する。コバルト層は本質的に酸素を含まない雰囲気中で、基板上に形成される。各コバルト層は約1nmないし約5nmの厚さを有する。基板を本質的に酸素を含まない雰囲気中に保ったまま、コバルトシリサイドの層を形成するため、基板をアニールする。もし、基板を約450°Cないし約800°Cの範囲の温度でアニールするなら、有利である。低抵抗と高い均一性を有する得られるコバルトは、接触材料として有利である。

Claim (excerpt)：

シリコン基板上の表面上に、約0.5nmないし約1.5nmの厚さを有する酸化物層を形成する工程;本質的に酸素を含まない雰囲気中に、基板を置く工程;基板を本質的に酸素を含まない雰囲気中に保ち、基板上に約5nm又はそれ以下の厚さを有する少くとも1つのコバルトの層を形成する工程;及びコバルトシリサイドの層を、シリコン基板上に形成するのに十分な条件下で、基板を加熱することを含むデバイス作製プロセス。

IPC (3)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301

FI (2)：

H01L 29/78 301 P ,  H01L 21/28 301 T

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平6-198120   Applicant：富士通株式会社
• 半導体装置の製造方法
  Gazette classification：公開公報   Application number：特願平5-294808   Applicant：沖電気工業株式会社