Pat
J-GLOBAL ID：200903080613264956
薄膜トランジスタの製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
小川 勝男
Gazette classification：公開公報
Application number (International application number)：1992013723
Publication number (International publication number)：1993206039
Application date： Jan. 29, 1992
Publication date： Aug. 13, 1993
Summary：
【要約】【構成】非晶質シリコンを用いた薄膜トランジスタの製造方法において、窒化シリコン膜及び非晶質シリコン膜等のそれぞれの膜において、成膜とエッチングを同一の真空槽で行う薄膜トランジスタの製造方法。【効果】成膜とエッチングの工程を同一真空槽で行うことで、成膜時に真空槽内壁に付着した膜を、エッチング時に被エッチング材料と同時に除去するセルフクリーニングの効果があり、パーティクルによるゲート-ソース・ドレイン間の層間短絡等の不良が減り歩留りが向上する。また、クリーニングのための特別な時間を要しなくて済み、スループットが向上する。
Claim (excerpt)：
少なくとも1種類以上の薄膜のCVD成膜工程と前記薄膜のドライエッチング工程を含む薄膜トランジスタの製造方法において、CVD成膜工程とドライエッチング工程を同一の真空槽で行うことを特徴とする薄膜トランジスタの製造方法。
IPC (4)：
H01L 21/205
, H01L 21/302
, H01L 21/336
, H01L 29/784
