Pat

J-GLOBAL ID：200903080614174853

薄膜トランジスタの製法

Inventor： 碓井 節夫 ,  鮫島 俊之 ,  狩野 靖夫
Applicant, Patent owner： ソニー株式会社
Agent (1)： 松隈 秀盛
Gazette classification：公開公報
Application number (International application number)：1994181911
Publication number (International publication number)：1995058342
Application date： May. 18, 1984
Publication date： Mar. 03, 1995
Summary：

【要約】【目的】 薄膜トランジスタの製法において、製造を容易にし、且つ薄膜トランジスタの性能向上を図り、更に低耐熱性の非晶質基板上に薄膜トランジスタの形成を可能にする。【構成】 非晶質基板上にゲート電極、ゲート絶縁膜、ソース領域、ドレイン領域およびチャネル領域を形成する薄膜トランジスタの製法において、非晶質基板上に、非晶質半導体薄膜、および半導体薄膜のソース、ドレインが形成される領域に接して不純物含有部をそれぞれ形成する工程と、非晶質半導体薄膜を波長100nm〜400nmの短波長パルスレーザの照射により溶融加熱し、チャネル領域の多結晶化およびソース領域、ドレイン領域の形成を行う工程とを有する。

Claim (excerpt)：

非晶質基板上にゲート電極、ゲート絶縁膜、ソース領域、ドレイン領域およびチャネル領域を形成する薄膜トランジスタの製法において、上記非晶質基板上に、非晶質半導体薄膜、および該半導体薄膜のソース、ドレインが形成される領域に接して不純物含有部をそれぞれ形成する工程と、上記非晶質半導体薄膜を波長100nm〜400nmの短波長パルスレーザの照射により溶融加熱し、チャネル領域の多結晶化およびソース領域、ドレイン領域の形成を行う工程とを有することを特徴とする薄膜トランジスタの製法。

IPC (7)：

H01L 29/786 ,  H01L 21/336 ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 21/268 ,  H01L 21/316 ,  H01L 27/12

FI (2)：

H01L 29/78 311 Y ,  H01L 29/78 311 H

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭58-186949
  
• 特開昭57-104217
  
• 特開昭56-135968
  
• 特開昭57-155726
  
• 特開昭58-197717