Pat

J-GLOBAL ID：200903080705564565

論理回路

Inventor： 道関 隆国 ,  山田 順三 ,  松谷 康之 ,  武藤 伸一郎
Applicant, Patent owner： 日本電信電話株式会社
Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1992337898
Publication number (International publication number)：1994029834
Application date： Nov. 26, 1992
Publication date： Feb. 04, 1994
Summary：

【要約】【目的】 電源電圧が低下しても高速動作が可能で、非動作時の消費電力を低減できるようにする。【構成】 低スレッシュホルド論理回路20に対して第1の電源線PL1から高スレッシュホルドトランジスタTS1を介して電源を供給すると共に、第2の電源線PL2から高スレッショルドトランジスタTS2を介して電源を供給する。このため、トランジスタTS1,TS2がオフの時は低スレッショルド論理回路に電流が流れない。また低スレッショルド論理回路の閾値を低くする必要な無いので、伝播遅延が小さくでき、低電圧動作に適する。

Claim (excerpt)：

複数の低スレッシュホルドの電界効果トランジスタからなる論理回路要素を備えた低スレッシュホルド論理回路と、前記低スレッシュホルド論理回路への電力供給源となる第1および第2の電源線対と、前記低スレッシュホルド論理回路に電源を供給する電源供給回路とから構成され、前記電源供給回路は、前記低スレッシュホルド論理回路の電源端子の一つに接続される第1の疑似電源線およびこの第1の疑似電源線と第1の電源線との間に配置される高スレッシュホルドの第1の制御トランジスタとによって構成される第1電源供給回路と、前記低スレッシュホルド論理回路の残りの電源回路に接続される第2の疑似電源線およびこの第2の疑似電源線と第2の電源線との間に接続される高スレッシュホルドの第2の制御トランジスタとによって構成される第2電源供給回路との双方あるいは一方から構成されることを特徴とする論理回路。

IPC (3)：

H03K 19/0948 ,  H03K 3/356 ,  H03K 19/00