Pat
J-GLOBAL ID：200903080709543490
半導体集積回路装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1991296972
Publication number (International publication number)：1993136133
Application date： Nov. 13, 1991
Publication date： Jun. 01, 1993
Summary：
【要約】【目的】 多層ゲート,多層配線を有する半導体集積回路装置において、配線ショート等による加工性の低減を防止すること。また、半導体チップ内あるいはウェハ内のパターンの疎密に関係なく配線形成面の高さを一定にすること。【構成】 多層ゲート,多層配線を有する半導体集積回路装置において、前記各素子の保護膜の上に補填絶縁層3を設け一番高い半導体素子の高さ以上の位置を平滑面4とし、この平滑面4上に配線パターン5を形成する。また、各半導体素子の保護膜の上に、補填絶縁膜107を、その補填絶縁層全体の表面の最低位置が一番高い半導体素子の高さ以上になるまで化学反応気相成長法で形成し、該形成された補填絶縁膜107を一定の高さまで研磨して平滑面4を形成し、この平滑面4上に配線パターン5を形成する。
Claim (excerpt)：
多層ゲート,多層配線を有する半導体集積回路装置において、前記各素子の保護膜の上に補填絶縁層を設けて一番高い半導体素子の高さ以上の位置を平滑面とし、この平滑面上に配線パターンを形成したことを特徴とする半導体集積回路装置。
IPC (3)：
H01L 21/3205
, H01L 21/304 321
, H01L 21/316
Cited by examiner (7)
Show all
Return to Previous Page
