Pat

J-GLOBAL ID：200903080714067256

半導体メモリ装置とその製造方法

Inventor： 岡田 庸二
Applicant, Patent owner： 株式会社リコー
Agent (1)： 野口 繁雄
Gazette classification：公開公報
Application number (International application number)：1992280755
Publication number (International publication number)：1994112440
Application date： Sep. 25, 1992
Publication date： Apr. 22, 1994
Summary：

【要約】【目的】 プレーナセル構造で1メモリセルに4種類の状態を記憶する。【構成】 第1の状態のメモリセルTr1ではチャネル領域には全くコア注入がなされていない。第2の状態のメモリセルTr2ではチャネル幅の両端からコア注入されてチャネル幅が約2/3に狭められており、第3の状態のメモリセルTr3ではチャネル幅の中央部にコア注入されてチャネル幅が約1/3に狭められている。第4の状態のメモリセルTr4ではチャネル幅の全体にわたってコア注入されている。Tr1でのオン電流をIdとすると、Tr2では2Id/3、Tr3ではId/3、Tr4では0になる。

Claim (excerpt)：

複数のメモリセルのソース領域のための連続した拡散領域と、複数のメモリセルのドレイン領域のための連続した拡散領域とが互いに平行に交互に形成されており、ワードラインが前記両拡散領域と絶縁されて両拡散領域に交差して形成され、両拡散領域間でワードラインの下側の基板表面が各メモリセルのチャネル領域となり、各チャネル領域は全くコア注入されていない第1の状態、チャネル幅の両端部にコア注入されてチャネル幅が約2/3に狭められている第2の状態、チャネル幅の中央部にコア注入されてチャネル幅が約1/3に狭められている第3の状態、チャネル幅の全体にわたってコア注入されている第4の状態のいずれかをとることを特徴とする4値の半導体メモリ装置。