Pat

J-GLOBAL ID：200903080845319579

半導体装置、並びに容量素子およびその製造方法

Inventor： 阿部 良夫 ,  福田 琢也
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 鵜沼 辰之
Gazette classification：公開公報
Application number (International application number)：1992349147
Publication number (International publication number)：1994204404
Application date： Dec. 28, 1992
Publication date： Jul. 22, 1994
Summary：

【要約】【目的】 電極と誘電体層の界面における低誘電率層の生成を防止することで、容量が大きくリーク電流の小さな容量素子を実現し、しかもその容量素子を簡単なプロセスで製造できるようにする。【構成】 シリコン基板1上に下部電極2、酸化物誘電体層3および上部電極4が形成され、かつ酸化物誘電体層3の誘電率が20以上の容量素子を製作する場合に、酸化物誘電体層3を還元、窒化または炭化することにより、酸化物誘電体層3の表面に導体部を形成して、この導体部を上部電極4として用いる。このように構成すると、上部電極4と誘電体層3との界面での低誘電率層の生成が防止され、大容量の容量素子を簡単なプロセスで得ることができる。

Claim (excerpt)：

誘電率20以上の酸化物誘電体の両面に上部電極と下部電極とがそれぞれ設けられた構造の容量素子を有する半導体装置において、前記両電極のうち少なくとも1方は、前記酸化物誘電体が還元された酸素欠損型の酸化物であることを特徴とする半導体装置。

IPC (3)：

H01L 27/04 ,  H01L 21/205 ,  H01L 27/108