Pat

J-GLOBAL ID：200903080874556814

半導体装置

Inventor： 松原 義久
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993323579
Publication number (International publication number)：1995183506
Application date： Dec. 22, 1993
Publication date： Jul. 21, 1995
Summary：

【要約】【目的】ゲート電極を構成するチタンシリサイド膜の層抵抗とサリサイド構造のソース・ドレイン領域を構成するチタンシリサイド膜の層抵抗とが、同時に最小となる構造のトランジスタを提供する。【構成】ゲート電極108は、(111)配向性の優位なP型の多結晶シリコン膜103aとC54構造のチタンシリサイド膜107baとからなる。(100)面方位のP型シリコン基板101表面に設けられたソース・ドレイン領域は、P型ソース・ドレイン拡散層105とC54構造のチタンシリサイド膜107bbとからなる。

Claim (excerpt)：

一導電型の単結晶シリコン基板と、前記単結晶シリコン基板表面に設けられたゲート絶縁膜と、前記ゲート絶縁膜表面上に設けられた(111)配向性の優位な多結晶シリコン膜と、該多結晶シリコン膜の表面上に設けられたチタンシリサイド膜とからなるゲート電極と、前記ゲート電極の側壁に設けられた絶縁膜からなるスペーサと、前記単結晶シリコン基板表面に設けられた逆導電型のソース・ドレイン拡散層と、該ソース・ドレイン拡散層の上面に設けられたチタンシリサイド膜とからなるソース・ドレイン領域とを有することを特徴とする半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/28 301 ,  H01L 29/786

FI (3)：

H01L 29/78 301 P ,  H01L 29/78 311 G ,  H01L 29/78 311 S