Pat
J-GLOBAL ID:200903080884229536
デバイス製造方法
Inventor:
,
,
Applicant, Patent owner:
Agent (4):
浅村 皓
, 浅村 肇
, 岩本 行夫
, 吉田 裕
Gazette classification:公開公報
Application number (International application number):2003423526
Publication number (International publication number):2004207732
Application date: Dec. 19, 2003
Publication date: Jul. 22, 2004
Summary:
【課題】基板がキャリヤに接着されるときに他方の側のマーカに位置合わせされた基板の一方の側で、改善された精度で構造を印刷するデバイス製造方法を提供すること。【解決手段】基板の両側上のデバイスの製造で、反転アラインメント・マーカが基板の第1の側上で10μmの深さまでエッチングされ、基板が反転されてキャリヤ・ウェハに接着され、その後、10μmの厚さまでラッピングまたは研磨されることで反転アラインメント・マーカを通常のアラインメント・マーカとして見えるようにする。反転アラインメント・マーカはオーバーレイされた通常および反転マーカを含むことが可能である。【選択図】図8
Claim (excerpt):
第1および第2の表面を有する第1の基板を供給するステップと、
標準アラインメント・パターンの鏡像を含む少なくとも1つのアラインメント・マーカと共に、前記基板の前記第1の表面を第1の深さまでエッチングするステップと、
前記第1の基板の前記第1の表面を第2の基板に接着するステップと、
前記第1の深さ以下の第1の厚さまで前記第1の基板を薄くし、それによって前記アラインメント・マーカを見えるようにするステップと、
リソグラフィ投影装置を使用して前記第2の表面上に少なくとも1つのパターン形成された層を形成し、見えるようにされたアラインメント・マーカに前記基板を位置合わせするステップとを含むデバイス製造方法。
IPC (2):
FI (2):
H01L21/30 522Z
, G03F9/00 H
F-Term (3):
5F046AA15
, 5F046EB01
, 5F046FC09
Patent cited by the Patent:
Cited by examiner (3)
-
半導体装置の製造方法
Gazette classification:公開公報
Application number:特願平5-028169
Applicant:沖電気工業株式会社
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平11-032028
Applicant:日本電気株式会社
-
レーザマーキング方法及び同方法を実施するためのレーザマーカ
Gazette classification:公開公報
Application number:特願平11-366647
Applicant:株式会社小松製作所
Return to Previous Page