Pat

J-GLOBAL ID：200903081019725460

半導体装置及びその製造方法

Inventor： 菊田 邦子
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 鈴木 弘男
Gazette classification：公開公報
Application number (International application number)：1995339318
Publication number (International publication number)：1996236478
Application date： Dec. 26, 1995
Publication date： Sep. 13, 1996
Summary：

【要約】【課題】 本発明の課題は、配線あるいは電極の抵抗値にバラツキを生じさせることなく、デバイス動作の信頼性を向上させることである。【解決手段】半導体装置を、その基板上の絶縁膜に形成された少なくとも1つのホールと、該ホール内の少なくとも基板と接する部分に形成されたバリアメタルと、該バリアメタル上に成膜された第一のAl含有金属膜及び該第一のAl含有金属膜上に続いて成膜された前記第一のAl含有金属膜よりも融点の低い第二のAl含有金属膜の2層からなる金属配線とを含むように構成した。その製造方法において、前記第二のAl含有金属膜は、成膜後にその共晶温度以下で半溶融状態とされ、前記ホール内にリフローされる。

Claim (excerpt)：

半導体基板上の絶縁膜に形成された少なくとも1つのホールと、該ホール内の少なくとも半導体基板と接する部分に形成されたバリアメタルと、該バリアメタル上に成膜された第一のAl含有金属膜及び該第一のAl含有金属膜上に続いて成膜された前記第一のAl含有金属膜よりも融点の低い第二のAl含有金属膜の2層からなる金属配線とを具備することを特徴とする半導体装置。

IPC (4)：

H01L 21/28 301 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/768

FI (7)：

H01L 21/28 301 L ,  H01L 21/28 301 M ,  H01L 21/28 301 R ,  H01L 21/88 R ,  H01L 21/88 N ,  H01L 21/90 C ,  H01L 21/90 D