Pat
J-GLOBAL ID:200903081055827996

浮遊ゲート型不揮発性半導体記憶装置

Inventor:
Applicant, Patent owner:
Agent (1): 土屋 勝
Gazette classification:公開公報
Application number (International application number):1995207421
Publication number (International publication number):1997036263
Application date: Jul. 21, 1995
Publication date: Feb. 07, 1997
Summary:
【要約】【課題】 メモリセル間におけるトンネル電流値の不均一性を小さくし、ゲート絶縁膜及び容量結合用絶縁膜の絶縁破壊も少なくする。【解決手段】 ゲート絶縁膜であるSiO2 膜12に接している多結晶Si層31と容量結合用絶縁膜であるONO膜17に接している多結晶Si層33とを浮遊ゲートが有しており、多結晶Si層31の結晶粒径が多結晶Si層33の結晶粒径よりも小さく、多結晶Si層31の不純物濃度が多結晶Si層33の不純物濃度よりも低い。このため、SiO2 膜12の不純物濃度の不均一性が小さく、多結晶Si層33で結晶粒が突起状に成長するのが抑制される。
Claim (excerpt):
ゲート絶縁膜に接している第1の多結晶半導体層と制御ゲートに対する容量結合用絶縁膜に接している第2の多結晶半導体層とを浮遊ゲートが有しており、前記第1の多結晶半導体層の結晶粒径が前記第2の多結晶半導体層の結晶粒径よりも小さく、前記第1の多結晶半導体層の不純物濃度が前記第2の多結晶半導体層の不純物濃度よりも低いことを特徴とする浮遊ゲート型不揮発性半導体記憶装置。
IPC (4):
H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115
FI (2):
H01L 29/78 371 ,  H01L 27/10 434

Return to Previous Page