Pat

J-GLOBAL ID：200903081065882839

薄膜トランジスタおよびその製造方法

Inventor： 西村 健一 ,  島田 康憲
Applicant, Patent owner： シャープ株式会社
Agent (1)： 山本 秀策
Gazette classification：公開公報
Application number (International application number)：1993062198
Publication number (International publication number)：1994275644
Application date： Mar. 22, 1993
Publication date： Sep. 30, 1994
Summary：

【要約】【目的】ソース・ドレイン間のOFF電流が抑制された正スタガ構造のTFTと、このTFTをマスク枚数を増やすことなく作製する製造方法を提供する。【構成】ソース配線102及び/又はドレイン電極104の両段差側面に絶縁膜106が形成され、両電極103、104の上面にはコンタクト層105が形成されている。従って、ソース電極103及び/又はドレイン電極104とこれらを覆って形成される半導体層107とが接しない。この絶縁膜106はソース電極103およびドレイン電極104形成のためにコンタクト層105上に形成されたマスクを残した状態で両電極103、104を酸化して行うので、コンタクト層105の表面には絶縁膜106が形成されない。従って、コンタクト層105と半導体層107とは接する。また、絶縁膜106形成のための余分なマスクを必要としない。

Claim (excerpt)：

絶縁性基板上の同一表面上に、ソース電極およびドレイン電極と、該ソース電極および該ドレイン電極のそれぞれの上面に、同一形状のコンタクト層と、該ソース電極及び/又は該ドレイン電極および該コンタクト層のそれぞれの両断差側面に絶縁膜とを有するとともに、該コンタクト層上面であって、該ソース電極および該ドレイン電極に直交する方向に、半導体層、ゲート絶縁膜およびゲート配線をこの順にかつ同一形状で有する薄膜トランジスタ。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  G02F 1/136 500