Pat

J-GLOBAL ID：200903081102557293

ストレージ装置

Inventor： 平児 典夫 ,  加藤 将二
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2004375453
Publication number (International publication number)：2006185000
Application date： Dec. 27, 2004
Publication date： Jul. 13, 2006
Summary：

【課題】 他装置とのデータ入出力において、ストレージ制御装置のデータ転送制御部(DTC)は、他装置とのデータ転送を、メモリ間での退避/回復動作を利用して多重に処理し、かつその負荷を抑えて性能を向上する。【解決手段】 第1のストレージ装置601は、DTCのデータ転送LSI114で2つのDMA部800を備え、これらを用いて1つ以上のデータ転送を並行的に処理し、1つのDMA部800でもメモリ#3(115)への退避や回復の動作を用いてデータ転送を切り替えながら処理させ、複数のデータ転送を多重に処理する。DTCは、IOCからの指示に基づき、一方のDMA部800で、そのメモリに、必要なデータ転送情報とデータをメモリ#3(115)から回復してデータ転送を行わせ、並行して、処理中でない他方のDMA部800で、そのメモリに記憶されているデータ転送情報やデータを、先行してメモリ#3(115)へ退避させる。【選択図】 図3

Claim (excerpt)：

他装置からデータ入出力要求を受信して、記憶装置上の記憶ボリュームに対してデータ入出力処理する制御装置を備えるストレージ装置であって、 前記制御装置は、 前記データ入出力処理のために前記他装置との間でのデータ転送を制御するものであり、 前記データ入出力処理を制御する入出力制御部と、 前記入出力制御部の指示に基づいて前記データ転送を制御するデータ転送制御部と、 前記データ転送における転送先または転送元となる第1のメモリ部と、 前記データ転送を制御するためのデータ転送情報を記憶する第2のメモリ部とを有し、 前記データ転送制御部は、 DMAデータ転送制御を行うデータ転送回路と、 前記他装置との通信インタフェースを備え通信処理を行う通信インタフェース部とを有し、 前記データ転送回路は、 DMA制御部と、前記データ転送情報を記憶するレジスタと、転送されるデータを記憶するバッファとを備えたDMA部を複数有し、前記DMA部の前記レジスタに記憶されるデータ転送情報と前記バッファに記憶されるデータとを前記第2のメモリ部へ退避する動作と、前記第2のメモリ部に退避されているデータ転送情報とデータとを前記DMA部の前記レジスタと前記バッファに回復する動作とを行わせ、前記複数のDMA部を用いて1つ以上のデータ転送を並行的に処理し、1つのDMA部においても前記退避や回復の動作を用いて前記データ転送を切り替えながら処理させて、複数のデータ転送を多重に処理し、前記データ転送処理中でないDMA部で、前記レジスタに記憶されているデータ転送情報と前記バッファに記憶されているデータとを、先行して前記第2のメモリ部へと退避させる制御を行うことを特徴とするストレージ装置。

IPC (4)：

G06F 13/10 ,  G06F 3/06 ,  G06F 12/08 ,  G06F 13/28

FI (12)：

G06F13/10 340B ,  G06F13/10 340A ,  G06F3/06 301B ,  G06F3/06 301G ,  G06F3/06 301M ,  G06F3/06 301R ,  G06F3/06 540 ,  G06F12/08 501E ,  G06F12/08 519Z ,  G06F12/08 557 ,  G06F13/28 310E ,  G06F13/28 310J

F-Term (13)：

5B005JJ12 ,  5B005MM11 ,  5B005NN12 ,  5B014EB05 ,  5B061DD09 ,  5B061DD13 ,  5B065BA01 ,  5B065CA07 ,  5B065CA30 ,  5B065CE01 ,  5B065CE07 ,  5B065CH01 ,  5B065CH13

Patent cited by the Patent：

Cited by applicant (1)

• 米国特許第5742792号明細書