Pat
J-GLOBAL ID：200903081121297928
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 章夫
Gazette classification：公開公報
Application number (International application number)：1992353704
Publication number (International publication number)：1994181209
Application date： Dec. 15, 1992
Publication date： Jun. 28, 1994
Summary：
【要約】【目的】 化学機械研磨法を用いて層間絶縁膜の平坦化を得る多層配線構造の製造方法において、形成される配線構造における配線間容量の増大を抑え、かつ配線におけるストレスマイグレーションを抑制して信頼性を改善する。【構成】 半導体基板11上の絶縁膜12上に配線金属膜13を形成し、全面に化学機械研磨法の研磨レートが小さい第1の絶縁膜(プラズマシリコン窒化膜:P-SiN膜)14を形成し、これら第1の絶縁膜14と配線金属膜13を同時にパターン形成して下側配線13Aを形成する。更に、全面に前記第1の絶縁膜よりも研磨レートが大きい第2の絶縁膜15を形成した後、第1の絶縁膜14をストッパとして全面を化学機械研磨して表面を平坦化し、その上に第3の絶縁膜16を形成して平坦化された層間絶縁膜を形成する工程を含む。
Claim (excerpt)：
半導体基板上の絶縁膜上に配線金属膜を形成する工程と、全面に化学機械研磨法の研磨レートが小さい第1の絶縁膜を形成する工程と、前記第1の絶縁膜と配線金属膜を同時にパターン形成して下側配線を形成する工程と、全面に前記第1の絶縁膜よりも研磨レートが大きい第2の絶縁膜を形成する工程と、前記第1の絶縁膜をストッパとして全面を化学機械研磨して表面を平坦化する工程と、全面に第3の絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/3205
, H01L 21/306
, H01L 21/90
Cited by examiner (7)
Show all
Return to Previous Page
