Pat

J-GLOBAL ID：200903081312111859

半導体装置およびその製法

Inventor： 小西 孝彦
Applicant, Patent owner： ローム株式会社
Agent (1)： 朝日奈 宗太 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992082536
Publication number (International publication number)：1993283704
Application date： Apr. 04, 1992
Publication date： Oct. 29, 1993
Summary：

【要約】【目的】 縦型二重拡散MOSFETを有する半導体装置で、MOSFETを構成するセルの面積の縮小を図り、小さなチップで形成できる高性能な半導体装置およびその製法を提供する。【構成】 チャネルの動作領域がBW領域上に形成されることにより、セル面積の縮小化を達成する。その製法としては、半導体基板1a上に形成するエピタキシャル層を2層に分けて形成し、第1のエピタキシャル層1bを形成後BW領域2を形成し、さらにその上に第2のエピタキシャル層1cを形成してチャネル領域3およびソース領域4を形成する。

Claim (excerpt)：

第1の導電型の高濃度領域であるベースウェル領域を介して第2の導電型のソース領域およびドレイン領域のそれぞれが半導体基板の表面側と裏面側のいずれかに形成された縦型二重拡散MOSFETを有する半導体装置であって、前記ベースウェル領域が前記半導体基板の内部に形成され、該ベースウェル領域の上で前記半導体基板の表面側に第1の導電型のチャネル領域と第2の導電型のソース領域またはドレイン領域が形成されてなる半導体装置。

FI (2)：

H01L 29/78 321 S ,  H01L 29/78 321 H

Patent cited by the Patent：

Cited by examiner (2)

• 特開昭64-049273
  
• 特開昭63-133678