Pat

J-GLOBAL ID：200903081442855060

半導体装置及びその製造方法

Inventor： 有永 健児 ,  須藤 元 ,  藤原 康治 ,  宮武 哲也
Applicant, Patent owner： 富士通株式会社
Agent (1)： 北野 好人
Gazette classification：公開公報
Application number (International application number)：1997144885
Publication number (International publication number)：1998335194
Application date： Jun. 03, 1997
Publication date： Dec. 18, 1998
Summary：

【要約】【課題】 半導体基板上に反応生成膜を形成することが困難な半導体基板においても、レジスト等により半導体基板が汚染されることなく合わせマークを形成しうる半導体装置の製造方法を提供する。また、合わせマークが上記の半導体装置の製造方法により形成された半導体装置を提供する。【解決手段】 半導体基板10上に表面保護膜12を形成する表面保護膜形成工程と、表面保護膜12上に、合わせマークを形成するためのマスク14を形成するマスク形成工程と、マスク14を用いて表面保護膜12と半導体基板10とをエッチングし、半導体基板10に合わせマークを形成するエッチング工程とを有している。

Claim (excerpt)：

半導体基板上に表面保護膜を形成する表面保護膜形成工程と、前記表面保護膜上に、合わせマークを形成するためのマスクを形成するマスク形成工程と、前記マスクを用いて前記表面保護膜と前記半導体基板とをエッチングし、前記半導体基板に合わせマークを形成するエッチング工程とを有することを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/02 ,  H01L 21/027 ,  H01L 21/3065

FI (3)：

H01L 21/02 A ,  H01L 21/30 502 M ,  H01L 21/302 A

Patent cited by the Patent：

Cited by applicant (2)

• 特開昭62-195120
  
• 特開昭63-271979
  

Cited by examiner (2)

• 特開昭62-195120
  
• 特開昭63-271979