Pat

J-GLOBAL ID：200903081472442673

液晶表示装置

Inventor： 奥村 治彦 ,  伊藤 剛 ,  藤原 久男
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1996151338
Publication number (International publication number)：1997329807
Application date： Jun. 12, 1996
Publication date： Dec. 22, 1997
Summary：

【要約】【課題】低消費電力化を図った液晶表示装置を提供すること。【解決手段】表示領域内において複数の画素CEL をマトリックス状に配列し、行位置を選択する信号線21と、列方向に個々の画素情報を与える画素信号線20とを設けてこれら信号線により与えられる信号により各画素の選択を行い、選択された画素に与えられる画素情報により画素表示を行うようにした表示装置において、各画素毎にそれぞれ設けられ画素毎に対応する信号線からの信号にて動作する第1スイッチング素子SW1 と、各画素をブロック単位で分けると共にこのブロック単位で分けた画素をブロック単位で一括して選択するブロック選択手段13と、各画素毎に設けられ、前記ブロック選択手段にて選択されたブロック対応の画素において動作して前記第1スイッチング素子とにより自画素に対する画素情報を取得して画素表示に供する第2スイッチング素子SW2 とを具備する。

Claim (excerpt)：

表示領域内において複数の画素をマトリックス状に配列し、行位置を選択するゲート線と、列方向に個々の画素情報を与える画素信号線とを設けてこれらゲート線により与えられる信号により各画素の選択を行い、選択された画素に与えられる前記画素情報により画素表示を行うようにした液晶表示パネルを用いる液晶表示装置において、前記各画素毎にそれぞれ設けられ、画素毎に対応する前記ゲート線からの信号にて動作する第1のスイッチング素子と、各画素をブロック単位で分けると共に、このブロック単位で分けた画素をブロック単位で一括して選択するブロック選択手段と、各画素毎に設けられ、前記ブロック選択手段にて選択されたブロック対応の画素において動作して前記第1のスイッチング素子とにより自画素に対する画素情報を取得して画素表示に供する第2のスイッチング素子と、を具備してなる液晶表示装置。

IPC (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G09G 3/36

FI (3)：

G02F 1/136 500 ,  G02F 1/133 550 ,  G09G 3/36

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭59-188283
  
• 特開昭61-290490
  
• マトリクス表示装置およびその駆動方法
  Gazette classification：公開公報   Application number：特願平5-105741   Applicant：シャープ株式会社