Pat
J-GLOBAL ID：200903081477423294
半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
須山 佐一
Gazette classification：公開公報
Application number (International application number)：1992061636
Publication number (International publication number)：1994132474
Application date： Mar. 18, 1992
Publication date： May. 13, 1994
Summary：
【要約】【目的】 配線基板(回路基板)に、高密度かつ信頼性の高い実装が可能に構成された半導体装置の提供を目的とする。【構成】 ボンデングパッド8a上に第1のバンプ電極6aを有する第1の半導体チップ5aと、ボンデングパッド8b上に前記第1の半導体チップ5aの厚および第1のバンプ電極6aの高さの和よりも高い第2のバンプ電極6bを有し、かつ第2のバンプ電極5bが形成された面上において互いに能動素子領域7a,7b形成面を対向させて少なくとも1個の第1の半導体チップ5aをフリップチップ実装した第2の半導体チップ5bと、ボンデングパッド8c上に前記第2の半導体チップ5bの厚および第2のバンプ電極6bの高さの和よりも高い第3のバンプ電極6cを有し、かつ第3のバンプ電極6cが形成された面上において互いに能動素子領域7b,7c形成面を対向させて少なくとも1個の第2の半導体チップ5bをフリップ実装する第3の半導体チップ5cとを具備してなることを特徴し、3層以上の多層型に構成されている。
Claim (excerpt)：
ボンデングパッド上に第1のバンプ電極を有する第1の半導体チップと、ボンデングパッド上に前記第1の半導体チップの厚および第1のバンプ電極の高さとの和よりも高い第2のバンプ電極を有し、かつ第2のバンプ電極が形成された面上において互いに能動素子領域形成面を対向させて少なくとも1個の第1の半導体チップをフリップチップ実装した第2の半導体チップと、ボンデングパッド上に前記第2の半導体チップの厚および第2のバンプ電極の高さとの和よりも高い第3のバンプ電極を有し、かつ第3のバンプ電極が形成された面上において互いに能動素子領域形成面を対向させて少なくとも1個の第2の半導体チップをフリップ実装した第3の半導体チップとを具備してなることを特徴とする半導体装置。
IPC (3)：
H01L 25/065
, H01L 25/07
, H01L 25/18
