Pat

J-GLOBAL ID：200903081483971287

半導体装置及びその製造方法

Inventor： 石田 実
Applicant, Patent owner： ソニー株式会社
Agent (1)： 土屋 勝
Gazette classification：公開公報
Application number (International application number)：1993021720
Publication number (International publication number)：1994216151
Application date： Jan. 14, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 不純物の拡散を少なくし且つ導電膜に対する側壁の絶縁耐圧を高めて、微細で且つ信頼性の高い半導体装置を提供する。【構成】 ポリサイド膜16及びSiO2 膜17の側面に、高温CVDで生成したSiO2 膜22から成る第1の側壁を形成し、このSiO2 膜22の外側面に、低温CVDで生成したSiO2 膜24から成る第2の側壁を形成する。このため、SiO2 膜22で側壁の全体を形成する場合に比べて、加えるべき熱処理が少なく、既に導入してある不純物21、23の拡散が少ない。また、SiO2 膜24によって、膜質の良いSiO2 膜22がエッチングされるのを防止することができる。

Claim (excerpt)：

相対的に高い温度で生成した第1の絶縁膜から成る第1の側壁を導電膜の側面に形成する工程と、相対的に低い温度で生成した第2の絶縁膜から成る第2の側壁を前記第1の側壁の前記導電膜とは反対側の側面に形成する工程とを具備する半導体装置の製造方法。

IPC (5)：

H01L 21/336 ,  H01L 29/784 ,  H01L 21/205 ,  H01L 21/31 ,  H01L 27/092

FI (2)：

H01L 29/78 301 L ,  H01L 27/08 321 E