Pat

J-GLOBAL ID：200903081538331886

半導体試験装置及びこれを利用した試験方法及び半導体装置

Inventor： 角 幸典 ,  深澤 則雄
Applicant, Patent owner： 富士通株式会社
Agent (1)： 伊東 忠彦
Gazette classification：公開公報
Application number (International application number)：1996318269
Publication number (International publication number)：1997274066
Application date： Nov. 28, 1996
Publication date： Oct. 21, 1997
Summary：

【要約】【課題】本発明は、突起電極を有する半導体装置の試験及び突起電極の検査の時間短縮及び信頼性を向上させることを課題とする。【解決手段】半導体試験装置10は、固定治具13に保持された半導体装置11の降下動作により各突起電極12の夫々がフォーミング基板16の上面に形成された各検査凹部17に嵌合する。この時、各突起電極12の外観形状及び位置が各検査凹部17との嵌合にり検査される。そして、各突起電極12が各検査凹部17内の各測定端子19に接続され、半導体装置11の電気的動作試験が行なわれる。このように、半導体装置11の電気的動作試験と半導体装置11の下面に設けられた複数の突起電極12の外観形状及び配列位置検査とを同時に行なうとができるので、試験,検査時間を短縮することができると共に試験,検査の信頼性を高めることができる。

Claim (excerpt)：

一面に複数の突起電極を有する被試験半導体が装着され、該突起電極に測定端子を接触させて電気的に接続することにより該被試験半導体の試験を行う構成とされた半導体試験装置において、前記被試験半導体の一面に対向するように基板を設け、該基板に前記突起電極に対応した形状の凹部を設け、前記複数の突起電極の夫々が前記基板の凹部に嵌合することにより前記突起電極の端部が前記測定端子に電気的に接続され電気的動作試験を行うよう構成したことを特徴とする半導体試験装置。

IPC (5)：

G01R 31/26 ,  G01R 1/06 ,  G01R 31/28 ,  H01L 21/60 321 ,  H01L 21/66

FI (5)：

G01R 31/26 J ,  G01R 1/06 E ,  H01L 21/60 321 Y ,  H01L 21/66 D ,  G01R 31/28 K