Pat

J-GLOBAL ID：200903081552802530

アレイ型半導体素子の実装方法

Inventor： 請地 光雄
Applicant, Patent owner： 日本航空電子工業株式会社
Agent (1)： 草野 卓 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995101286
Publication number (International publication number)：1996293644
Application date： Apr. 25, 1995
Publication date： Nov. 05, 1996
Summary：

【要約】【目的】 アレイ型半導体素子を高精度に位置合わせするアレイ型半導体素子の実装方法を提供する。【構成】 フリップチップボンディングするアレイ型半導体素子の実装方法において、電気接続されるべき電極3の数をNとして(N+2)個以上の電極を含みアレイ型半導体素子1を半導体ウェハから切り出し作製し、両端の1個以上の電極2は基板6に対する位置合わせ用電極として使用するアレイ型半導体素子の実装方法。

Claim (excerpt)：

フリップチップボンディングするアレイ型半導体素子の実装方法において、電気接続されるべき電極数をNとして(N+2)個以上の電極を含みアレイ型半導体素子を半導体ウェハから切り出し作製し、両端の1個以上の電極は基板に対する位置合わせ用電極として使用することを特徴とするアレイ型半導体素子の実装方法。

IPC (3)：

H01S 3/18 ,  H01L 33/00 ,  H01S 3/25

FI (3)：

H01S 3/18 ,  H01L 33/00 N ,  H01S 3/23 S