Pat
J-GLOBAL ID：200903081645958964
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991216856
Publication number (International publication number)：1993114702
Application date： Aug. 28, 1991
Publication date： May. 07, 1993
Summary：
【要約】【目的】 本発明は半導体装置の製造方法に関し、ソース・ドレインをサリサイド化してもバイポーラ・トランジスタ部分が金属汚染されることがなく、また、基板表面損傷の影響やサリサイド化ソース・ドレインに於ける不純物がサリサイド膜にゲッタリングされることがないようにすることを目的とする。【構成】 真性ベース領域11、ソース領域10S、ドレイン領域10D、ソース領域12S、ドレイン領域12Dが作り込まれたシリコン半導体基板1に拡散用窓21Aをもつ絶縁膜21を形成し、窓21A内に表出された真性ベース領域11にコンタクトする多結晶シリコン膜19を形成して不純物を導入し、多結晶シリコン膜19と絶縁膜21をエミッタ近傍に残すようパターニングし、Ti膜を形成してから熱処理してTiSi2 膜の生成及びエミッタ領域の形成を同時に行うよう構成する。
Claim (excerpt)：
バイポーラ・トランジスタ部分に於ける真性ベース領域とゲートをマスクとして形成されたCMOS部分に於ける低不純物濃度のソース領域及びドレイン領域とが作り込まれたシリコン半導体基板の表面に絶縁膜を形成する工程と、次いで、該絶縁膜の選択的エッチングを行って該真性ベース領域の表面に対向するエミッタ拡散用窓を形成する工程と、次いで、該エミッタ拡散用窓内に表出された該真性ベース領域の表面にコンタクトするシリコン膜を形成してから該シリコン膜に不純物を導入する工程と、次いで、該シリコン膜並びに該絶縁膜をエミッタ近傍に残すようにパターニングする工程と、しかる後、全面に金属膜を形成してから熱処理を行って下地のシリコンと反応させて金属シリサイド膜を形成し未反応の金属膜を除去する工程が含まれてなることを特徴とする半導体装置の製造方法。
Patent cited by the Patent：
Return to Previous Page
