Pat

J-GLOBAL ID：200903081652196778

半導体装置及びその製造方法

Inventor： 籾山 陽一
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1996339454
Publication number (International publication number)：1998178170
Application date： Dec. 19, 1996
Publication date： Jun. 30, 1998
Summary：

【要約】【課題】 半導体基板とゲート絶縁膜との界面及びゲート絶縁膜を構成する2つの層の界面等の界面準位や固定電荷を低減することができて、ゲート長が約0.1μm以下の微細なMOSトランジスタに適用することができる半導体装置及びその製造方法を提供する。【解決手段】 シリコン半導体基板11の表面を硝酸に浸漬して、シリコン酸化膜13を形成する。その後、窒素雰囲気中でアニールを施し、シリコン酸化膜13を緻密化する。次に、基板11上の全面にTa2 O5 膜14を形成する。この場合、シリコン酸化膜13及びTa2 O5 膜14の合計の厚さをシリコン酸化膜換算で約2nmとする。その後、Ta2 O5 膜14上にゲート電極15を形成し、基板11の表層に不純物拡散領域17を形成する。

Claim (excerpt)：

表層がシリコンからなる半導体基板と、前記半導体基板の表層に相互に離隔して形成された一対の不純物拡散領域と、前記一対の不純物拡散領域の間の前記半導体基板上に形成されたシリコン酸化膜と、前記シリコン酸化膜上に形成されたTa2 O5 膜と、前記Ta2 O5 膜上に形成されたゲート電極とを有することを特徴とする半導体装置。