Pat

J-GLOBAL ID：200903081701258610

薄膜電界効果型トランジスタ基板

Inventor： 森山 浩明
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1992039840
Publication number (International publication number)：1993243333
Application date： Feb. 26, 1992
Publication date： Sep. 21, 1993
Summary：

【要約】【目的】 薄膜トランジスタ基板の接続端子部パターンを、製造工程に関わりなく同一とすることにより、マスクコストを削減する。【構成】 下層金属1上の絶縁膜5にコンタクトホール2を形成する。コンタクトホール2は下層金属1の上部の一部にのみ形成する。上層金属3はコンタクトホール2を完全に覆い、かつその面積は端子部上層接続面の透明金属4の面積の半分以下とする。上層金属3及び透明金属4の形成順序に関わりなく、端子部表面面積の半分以上が透明金属4となる。

Claim (excerpt)：

並列配置された複数の走査線と、並列配置された複数の信号線とが互いに交差して形成され、前記走査線と前記信号線との各交差部付近に薄膜電界効果型トランジスタが形成された薄膜電界効果型トランジスタ基板の周辺部での、少なくとも下層金属、絶縁膜、コンタクトホール、上層金属及び透明金属から構成される接続端子部において、前記コンタクトホールは前記下層金属上の一部の領域にのみ形成され、前記上層金属は前記コンタクトホールを完全に覆い、前記透明金属は少なくとも一部分が最上層として形成されていることを特徴とする薄膜電界効果型トランジスタ基板。

IPC (4)：

H01L 21/60 311 ,  G02F 1/136 500 ,  H01L 27/12 ,  H01L 29/784