Pat

J-GLOBAL ID：200903081765758802

半導体装置の製造方法

Inventor： 相宗 史記
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995124892
Publication number (International publication number)：1996316474
Application date： May. 24, 1995
Publication date： Nov. 29, 1996
Summary：

【要約】【目的】ポリサイド構造を有する電極又は配線層における不純物の補償を目的とするイオン注入によって、周辺素子の信頼性が低下することを防ぐと同時に、ポリサイド構造のパターン形成時に下地反射に起因するパターニング精度低下を防止する。【構成】ゲート酸化膜3の上に不純物をドープしたシリコン膜4,タングステンシリサイド膜5,不純物を含むアモルファスシリコン膜6を順次堆積してパターニングし、3層構造のゲート電極を形成することにより、後工程の熱処理でアモルファスシリコン膜6からタングステンシリサイド膜5へ不純物を供給することができ、また、アモルファスシリコン膜6により露光時の反射を防いでパターニング精度を向上できる。

Claim (excerpt)：

半導体基板上に形成した絶縁膜の上に不純物を含むシリコン膜,金属シリサイド膜および不純物を含むアモルファスシリコン膜を順次堆積して積層する工程と、前記アモルファスシリコン膜,金属シリサイド膜およびシリコン膜を選択的に順次エッチングして3層構造の電極又は配線を形成する工程と、熱工程により前記アモルファスシリコン膜中の不純物を前記金属シリサイド膜に拡散させる工程とを含むことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/3205 ,  H01L 21/336

FI (4)：

H01L 29/78 301 G ,  H01L 21/28 301 D ,  H01L 21/88 R ,  H01L 29/78 301 P