Pat
J-GLOBAL ID：200903081824224906
半導体装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
岩佐 義幸
Gazette classification：公開公報
Application number (International application number)：1993303754
Publication number (International publication number)：1995161663
Application date： Dec. 03, 1993
Publication date： Jun. 23, 1995
Summary：
【要約】【目的】 シリサイド化されたMOSFETにおいて、ゲート電極とソース・ドレインがシリサイドによって短絡するという不良を防止し、歩留まりを向上させる。また、微細化したときに生じるシリサイドの層抵抗の上昇とばらつきの増加を抑え、耐熱性に優れたシリサイド層を形成する。【構成】 ゲートポリシリコン104の側面に酸化膜の側壁106を形成した後、コリメーティッドスパッタ法によりシリコン基板101に対し垂直成分の多いチタン原子をシリコン基板に被着させて、チタン層を堆積する。この時、酸化膜の側壁の垂直部には極薄いチタン層しか堆積しない。その後、熱処理によりチタン膜とシリコンを反応させ、チタンシリサイド109を形成し、未反応のチタン膜をウェットエッチする。この時、酸化膜の側壁には薄いチタン膜しかないので、オーバーエッチとなり、酸化膜上に形成されていたチタンシリサイドは除去される。
Claim (excerpt)：
一導電型の半導体基板上に選択的に素子分離領域を形成する工程と、前記半導体基板上に素子の電極配線もしくは素子間配線またはそれら双方の配線となる多結晶シリコンの配線を形成する工程と、前記多結晶シリコンの配線の側面に側壁絶縁膜を形成する工程と、前記多結晶シリコンの配線の表面、及び前記半導体基板の拡散層形成領域の表面を露出する工程と、前記半導体基板上に前記半導体基板に対し垂直成分の多い高融点金属の原子または分子を被着させる工程と、熱処理により前記高融点金属と前記多結晶シリコンの配線の多結晶シリコン、及び前記半導体基板の拡散層形成領域とを反応させ、金属珪化物層を形成する工程と、を含むことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/285 301
, H01L 29/78
, H01L 21/336
