Pat

J-GLOBAL ID：200903081901723988

半導体装置の製造方法

Inventor： 丸山 隆弘
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1998333983
Publication number (International publication number)：2000164701
Application date： Nov. 25, 1998
Publication date： Jun. 16, 2000
Summary：

【要約】【課題】 本発明は層間絶縁膜を貫通する微細なホールを有する半導体装置の製造方法に関し、写真製版の限界を超える小さなホールを形成することを目的とする。【解決手段】 層間絶縁膜12の上部に反射防止膜14を成膜する。反射防止膜14の上部に所定の開口18を有するフォトレジスト16をパターニングする(図1(A))。フォトレジスト16をマスクとしてエッチングを行うことにより、反射防止膜14にテーパ状の貫通孔22を設ける(図1(B))。貫通孔22の中に露出する層間絶縁膜12を除去することにより、層間絶縁膜12を貫通するホール24を形成する。

Claim (excerpt)：

層間絶縁膜の上部に反射防止膜を成膜するステップと、前記反射防止膜の上部に所定の開口を有するフォトレジストをパターニングするステップと、前記フォトレジストをマスクとしてエッチングを行うことにより、前記反射防止膜にテーパ状の貫通孔を設けるステップと、前記貫通孔の中に露出する前記層間絶縁膜を除去することにより、前記層間絶縁膜を貫通するホールを形成するステップと、を備えることを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/768 ,  G03F 7/11 503 ,  H01L 21/027 ,  H01L 21/3065

FI (4)：

H01L 21/90 C ,  G03F 7/11 503 ,  H01L 21/30 574 ,  H01L 21/302 J

F-Term (44)：

2H025AA00 ,  2H025AB16 ,  2H025DA34 ,  2H025DA40 ,  2H025FA03 ,  2H025FA14 ,  2H025FA39 ,  2H025FA40 ,  2H025FA41 ,  5F004AA03 ,  5F004AA12 ,  5F004CA02 ,  5F004CA03 ,  5F004CA04 ,  5F004DA00 ,  5F004DA01 ,  5F004DA02 ,  5F004DA04 ,  5F004DA16 ,  5F004DA26 ,  5F004DB02 ,  5F004DB03 ,  5F004DB08 ,  5F004DB10 ,  5F004DB12 ,  5F004EA03 ,  5F004EA10 ,  5F004EA15 ,  5F004EA16 ,  5F004EA22 ,  5F004EA26 ,  5F004EB01 ,  5F004EB02 ,  5F004EB03 ,  5F033QQ04 ,  5F033QQ10 ,  5F033QQ11 ,  5F033QQ21 ,  5F033QQ31 ,  5F033QQ34 ,  5F033QQ37 ,  5F033XX03 ,  5F046PA07 ,  5F046PA19